 |
英國(guó)劍橋2026年4月29日 /美通社/ -- 作為加速機(jī)器學(xué)習(xí)推理領(lǐng)域的公認(rèn)領(lǐng)先者，myrtle.ai今日宣布，其VOLLO®產(chǎn)品所構(gòu)建的技術(shù)棧近日已通過(guò)金融行業(yè)權(quán)威基準(zhǔn)測(cè)試機(jī)構(gòu)STAC®的審核。[1]在今日倫敦舉行的STAC峰會(huì)上公布的結(jié)果清晰表明，在金融交易及相關(guān)應(yīng)用中，基于FPGA的解決方案在機(jī)器學(xué)習(xí)推理方面具備顯著的低延遲優(yōu)勢(shì)。
STAC-ML (Markets) Inference是一項(xiàng)技術(shù)基準(zhǔn)標(biāo)準(zhǔn)，用于評(píng)估可在實(shí)時(shí)市場(chǎng)數(shù)據(jù)上執(zhí)行推理運(yùn)算的解決方案。該標(biāo)準(zhǔn)由來(lái)自全球頂尖金融機(jī)構(gòu)的量化研究人員與技術(shù)專(zhuān)家共同設(shè)計(jì)，能夠?qū)θ魏问褂弥付Ｐ瓦M(jìn)行推理計(jì)算的技術(shù)棧，在性能、資源效率及整體質(zhì)量方面進(jìn)行評(píng)估與報(bào)告。
VOLLO的延遲時(shí)間低至2微秒（第99個(gè)百分位），同時(shí)在吞吐量和效率方面也表現(xiàn)出色。 在所有三種基準(zhǔn)模型中，VOLLO的推理延遲（第99百分位）均低于此前所有已審核系統(tǒng)，并將其歷史最佳紀(jì)錄縮短至原來(lái)的一半。這種低且可確定的延遲，使用戶能夠以更快速度使用更復(fù)雜的模型，從而做出更智能的決策，并在交易、風(fēng)險(xiǎn)分析、報(bào)價(jià)及其他各類(lèi)交易相關(guān)活動(dòng)中獲得競(jìng)爭(zhēng)優(yōu)勢(shì)。
憑借數(shù)十萬(wàn)小時(shí)的生產(chǎn)級(jí)交易運(yùn)行經(jīng)驗(yàn)，VOLLO目前已為全球多家領(lǐng)先交易機(jī)構(gòu)持續(xù)創(chuàng)造超額收益。這些機(jī)構(gòu)通常先在標(biāo)準(zhǔn)機(jī)器學(xué)習(xí)工具鏈中開(kāi)發(fā)并訓(xùn)練各類(lèi)模型，再將其編譯至VOLLO，并部署在其選定的FPGA硬件平臺(tái)上運(yùn)行。
在被測(cè)系統(tǒng)中，VOLLO運(yùn)行于Silicom標(biāo)準(zhǔn)外形規(guī)格的FBAP4@VP18-2L0S PCIe加速器卡上，該卡搭載AMD Versal? Premium系列VP1802自適應(yīng)SoC，并安裝于Supermicro AS -2015CS-TNR服務(wù)器中。AMD Versal Premium系列自適應(yīng)SoC提供PCIe Gen5x8接口及超過(guò)330萬(wàn)個(gè)可編程LUT，使其非常適用于低延遲推理應(yīng)用場(chǎng)景。
Myrtle.ai首席執(zhí)行官Peter Baldwin表示："自2023年VOLLO在STAC基準(zhǔn)測(cè)試中首次充分發(fā)揮FPGA的潛力以來(lái)，我們與客戶密切合作，進(jìn)一步降低了延遲，擴(kuò)大了VOLLO可運(yùn)行模型的種類(lèi)和規(guī)模，并拓展了其可運(yùn)行的平臺(tái)范圍。 我們很高興與AMD、Silicom和Supermicro在此基準(zhǔn)測(cè)試上合作，展示我們的組合技術(shù)如何在量化交易中實(shí)現(xiàn)超低延遲AI推斷。"
AMD數(shù)據(jù)中心FPGA業(yè)務(wù)總監(jiān)Girish Malipeddi表示："金融市場(chǎng)的未來(lái)，將由能夠解讀數(shù)據(jù)并在近實(shí)時(shí)條件下采取行動(dòng)的AI系統(tǒng)所塑造。 以AMD Versal? Premium系列自適應(yīng)SoC為基礎(chǔ)， myrtle.ai的VOLLO展示了先進(jìn)的低延遲推理如何幫助解鎖新一代智能交易基礎(chǔ)設(shè)施。"
Supermicro營(yíng)銷(xiāo)和網(wǎng)絡(luò)安全高級(jí)副總裁Michael McNerney表示："持續(xù)通過(guò)搭載AMD系統(tǒng)覆蓋廣泛市場(chǎng)，此次STAC-ML基準(zhǔn)測(cè)試所使用的正是該系統(tǒng)。我們的服務(wù)器解決了金融服務(wù)行業(yè)最具挑戰(zhàn)性的工作負(fù)載，并與合作伙伴合作，能夠以極低的延遲為機(jī)器學(xué)習(xí)工作負(fù)載提供高端性能。"
Silicom丹麥解決方案副總裁Anders Poulsen表示："我們很高興myrtle.ai選擇了基于AMD Versal Premium的Silicom Artena加速器卡進(jìn)行這些測(cè)試。Artena圍繞PCIe外形中最大的FPGA之一構(gòu)建，是VOLLO的理想平臺(tái)。 VOLLO和我們的低延遲硬件一起為苛刻的交易工作負(fù)載提供確定性的微秒級(jí)推斷。"
如今，機(jī)器學(xué)習(xí)開(kāi)發(fā)人員可以評(píng)估他們的模型在VOLLO上的性能，而無(wú)需任何FPGA工具或?qū)I(yè)知識(shí)。如需了解更多詳情，請(qǐng)?jiān)L問(wèn)vollo.myrtle.ai或立即聯(lián)系myrtle.ai：fintech@myrtle.ai。
STAC報(bào)告（SUT ID MRTL260323）中提供了完整的基準(zhǔn)結(jié)果，網(wǎng)址為http://www.STACresearch.com/MRTL260323。
